StratixIV内嵌DPA电路的基本结构
Altera DPA电路特点如下。
可以放松高速接口对时钟到数据通道和数据通道之间对Skew的严格要求。
最高支持1.6Gbit/s应用。
专用硬件DPA 电路实现连续采样、时钟对齐等功能。
CDR为可选功能。
AlteraStratix II DPA电路的性能指标
版权所有权归卿萃科技 杭州FPGA事业部，转载请注明出处
作者：杭州卿萃科技ALIFPGA
原文地址：杭州卿萃科技FPGA极客空间 微信公众号
扫描二维码关注杭州卿萃科技FPGA极客空间
StratixIV内嵌DPA电路的基本结构
Altera DPA电路特点如下。
可以放松高速接口对时钟到数据通道和数据通道之间对Skew的严格要求。
最高支持1.6Gbit/s应用。
专用硬件DPA 电路实现连续采样、时钟对齐等功能。
CDR为可选功能。
AlteraStratix II DPA电路的性能指标
版权所有权归卿萃科技 杭州FPGA事业部，转载请注明出处
作者：杭州卿萃科技ALIFPGA
原文地址：杭州卿萃科技FPGA极客空间 微信公众号
扫描二维码关注杭州卿萃科技FPGA极客空间