作者：桂。
时间：2018-05-09 07:20:48
链接：http://www.cnblogs.com/xingshansi/p/9012232.html
前言
一、综述
支持FFT点数（8~65536）：
精度：
三种工作模式：
根据表达式特性，FFT结构均可实现IFFT：
内部实现结构为基2、基4、混合基（前级基4+最后一层为基2）：
对于Burst I/O结构，采用DIT（decimation-in-time）思路; 对于pipelined streaming I/O结构，采用DIF（decimation-in-frequency）思路。这一点可根据Xilinx 常用模块汇总(verilog)【02】一文的结构图来理解，流水的自然相邻的一起处理，Burst则无此限制。
二、管脚描述
其中s：slave（从），m：master（主）。 s_axis_config_tdata具体参数：
其中NFFT、CP_LEN为optional，各预留8bit，FWD/INV为确定，例如FWD/INV为3bit，则总共占用19bits. s_axis_config_tdata参数举例：
分析：
其中CP_LEN（cyclic prefix length，例如长度1024，则CP_LEN取值0~1023）。由于是8点FFT，根据下表：
确定NFFT：00011 ，由于各个参数8bit，因此padding-000，000 00011
确定CP_LEN：8点FFT，4 point cyclic prefix is required，因此对于128点，CP_LEN为64，1000000，补齐8bit：01000000
确定FWD/INV：3channels，且1代表FFT，0代表IFFT，因此：100，补齐8bit：00000100
确定SCALE_SCH：
三、仿真测试
假设需要2通道8点的FFT运算，通道1进行FFT，通道2进行IFFT，不考虑CP_LEN：
仿真测试，对应us_axis_config_tdata，不包含CP_LEN，不考虑缩放，[ FWD/INV, NFFT ] = [00000000，0 01 00011]【此处参数设置有误，待细究。】，仿真结果：
FFT输出结果：
详细参考：印象笔记：1/0019/013