FPGA实验4：1位二进制全加器设计

• 实验目的及要求

1. 熟悉Quartus II 集成环境的图形输入方法；
2. 学会把设计项目成为可调用元件符号和调用元件的方法；
3. 掌握同一工程中多个文件的编译、仿真方法。

• 实验原理

本实验首先使用图形输入的方法由逻辑门电路设计一个半加器，然后使用。分别进行仿真、引脚分配并下载到电路板进行功能验证。

 

• 实验内容和步骤

1. 创建个人实验文件夹(最好使用英文字母命名不要用中文名称)。
2. 运行Quartus II 软件，选择File －> New，在 Device Design Files 中选择Block Diagram/Schematic File,如图4-1所示，点击OK打开原理图编辑窗口。
3. 在图形编辑窗中双击鼠标左键，将弹出元件输入对话框，在对话框右栏打开元件库找到需要的元件，如图4-2所示，点击OK即可将元件调入原理图编辑窗。将所有需要的元件都调入编辑窗。
4. 将各个元件采用单击鼠标并拖动的方法连接号电路图，然后分别在input和output的pin_name上双击使变为黑色，再分别输入各引脚名，如图4-3所示。
5. 选择File—>Save As命令，选择为此工程已建好目录，将设计好的原理图文件取名为h_adder.bdf同时使下方小框内出现“√”，点击保存会弹出“是否创建新工程”提示信息如图4-4所示。
6. 创建一个新工程：点击图4-4中“是”可进入创建工程向导（也可以File －> New project Wizard进入向导），此时看到的默认工程名、顶层实体名都为h_adder，此时将工程名换为f_adder顶层实体名不变，如图4-5所示。点击NEXT，再在弹出窗中点击NEXT，选择目标器件：Cyclone 系列 EP1C20F324C8 芯片。按照实验一的方法完成半加器的编译、仿真。
7. 将半加器设置成可调用的元件，在打开半加器原理图文件下，选择File—>Create/Update—>Create Symbol Files for Current File命令，如图4-6所示。此时半加器文件形成了一个符号元件可供高层次设计调用。
8. 建立全加器原理图。与半加器原理图建立方法相同，选择File—>New进入编辑窗，双击编辑窗，弹出元件输入对话框，此时在对话框右栏顶上可以看到多了一个Project元件库，其中有一个元件，它就是前面生成的可供调用的半加器元件，如图4-7所示。找到需要的元件，连接好全加器原理图，保存好(注意：保存时不用f_adder和h_adder做文件名），再选择Project—>Set as Top-Level Entity命令，将其设置为顶层文件，如图4-8所示。
9. 编译、仿真、编程下载和实验一基本相同，需要注意的是：波形仿真时的波形文件名必须与图4-9所示的框中名称一样的.vwf文件。引脚分配可参考下表。

 实验原理图