參考资料
通过以下的关键词直接从网络上Google或Baidu就能非常easy的找到以下的资料，这里仅仅是以參考文献的方式做一个整理以及简单的说明。
刘雅芳，张俊辉. 抗干扰角度分析六层板的布线技巧. 天津光电通信技术有限公司技术中心.
介绍了六层板的布线技巧，非常有用，画多层板的强烈推荐。
AN1258, "Op Amp Precision Design: PCB Layout Techniques", Microchip.
我就是看着这个做运放的PCB的布局布线的，看了非常多遍。
John Ardizzoni. Apractical Guide to High-Speed Printed-Cricuit-Board Layout. Analog Dialogue.
快速PCB设计的布局方法，简单看了看，老外写的东西含金量就是高。
美国国家半导体公司. 简单开关电源PCB布局指南. 2002年7月.
这是一份关于开关电源的布局布线技巧，文章内有一些理论性的解释。
科通集团Cadence Allegro基础培训. 共6期.
不得不说，对于使用Cadence绘制PCB的project师们，科通集团的这份培训PPT可谓价值不菲啊（基于Cadence 16.5）。PPT中除了含有Allegro的使用技巧外，还有非常多有价值的关于PCB设计中应该注意的一些问题（如：BGA的十字扇出、散热考虑等）。
不得不说的设计经验
假设设计的电路系统中包括FPGA器件，则在绘制原理图前必需使用Quartus II软件对管脚分配进行验证。（FPGA中某些特殊的管脚是不能用作普通IO的）
4层板从上到下依次为：信号平面层、地、电源、信号平面层；6层板从上到下依次为：信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板（长处是：防干扰辐射），优先选择内电层走线，走不开选择平面层，禁止从地或电源层走线（原因：会切割电源层，产生寄生效应）。
多电源系统的布线：如FPGA+DSP系统做6层板，一般至少会有3.3V+1.2V+1.8V+5V。
3.3V通常是主电源，直接铺电源层，通过过孔非常easy布通全局电源网络。
5V一般可能是电源输入，仅仅须要在一小块区域内铺铜。且尽量粗（你问我该多粗——能多粗就多粗，越粗越好）
1.2V和1.8V是内核电源（假设直接採用线连的方式会在面临BGA器件时遇到非常大困难），布局时尽量将1.2V与1.8V分开，并让1.2V或1.8V内相连的元件布局在紧凑的区域，使用铜皮的方式连接，例如以下图：
总之，由于电源网络遍布整个PCB，假设採用走线的方式会非常复杂并且会绕非常远，使用铺铜皮的方法是一种非常好的选择！
相邻层之间走线採用交叉方式：既可降低并行导线之间的电磁干扰（高中学的哦），又方便走线（參考资料1）。例如以下图为某PCB中相邻两层的走线，大致是一横一竖。
模拟数字要隔离，怎么个隔离法？布局时将用于模拟信号的器件与数字信号的器件分开，然后从AD芯片中间一刀切！
模拟信号铺模拟地，模拟地/模拟电源与数字电源通过电感/磁珠单点连接。
基于PCB设计软件的PCB设计也可看做是一种软件开发过程，软件project最注重“迭代开发”的思想，我认为PCB设计中也能够引入该思想，降低PCB错误的概率。
(1) 原理图检查，尤其注意器件的电源和地（电源和地是系统的血脉，不能有丝毫疏忽）
(2) PCB封装绘制（确认原理图中的管脚是否有误）
(3) PCB封装尺寸逐一确认后，加入�验证标签，加入�到本次设计封装库
(4) 导入网表，边布局边调整原理图中信号顺序（布局后不能再使用OrCAD的元件自己主动编号功能）
(5) 手工布线（边布边检查电源地网络，前面说过：电源网络使用铺铜方式，所以少用走线）
总之，PCB设计中的指导思想就是边绘制封装布局布线边反馈修正原理图（从信号连接的正确性、信号走线的方便性考虑）。
晶振离芯片尽量近，且晶振下尽量不走线，铺地网络铜皮。多处使用的时钟使用树形时钟树方式布线。
连接器上信号的排布对布线的难易程度影响较大，因此要边布线边调整原理图上的信号(但千万不能又一次对元器件编号)
多板接插件的设计：
(1) 使用排线连接：上下接口一致
(2) 直插座：上下接口镜像对称，例如以下图
模块连接信号的设计：
(1) 若2个模块放置在PCB同一面，例如以下：管教序号大接小小接大（镜像连接信号）
(2) 若2个模块放在PCB不同面，则管教序号小接小大接大
这样做能放置信号像上面的右图一样交叉。当然，上面的方法不是定则，我总是说，凡事随需而变（这个仅仅能自己领悟），仅仅只是在非常多情况下按这样的方式设计非常管用罢了。
无私奉献，自己学习使用Cadence绘制PCB板整理出来的62页的基础教程（下载链接），重在设计流程，页页皆心血，绝对有用，绝对够分量，一张文件夹截图例如以下：