Verilog编码规范与时序收敛

Verilog编码规范与时序收敛

没有优先级的时候，尽量用case

时钟选择