Menu
首页
搜索
SpringBoot
Vue
Vant
Python
Android
Harmony
InnoDB
时序
关注
发信
关注(28)
粉丝(399)
动态
文章
图片
能力不足之 根据时序图转化为Verilog代码
不能够把时序图看的非常透彻,然后把时序图写成Verilog代码,有时候甚至搞不清楚信号之间的时序关系。
05-11 16:56