Linux内核源码分析--内核启动之(1)zImage自解压过程（Linux-3.0 ARMv7） 【转】

转自：http://blog.chinaunix.net/uid-25909619-id-4938388.html

研究内核源码和内核运行原理的时候，很总要的一点是要了解内核的初始情况，也就是要了解内核启动过程。我在研究内核的内存管理的时候，想知道内核启动后的页表的放置，页表的初始化等信息，这促使我这次仔细地研究内核的启动代码。

 

    CPU在bootloader的帮助下将内核载入到了内存中，并开始执行。当然，bootloader必须为zImage做好必要的准备：

1． CPU 寄存器的设置：	R0＝0； R1＝Machine ID(即Machine Type Number，定义在linux/arch/arm/tools/mach-types)； R2＝内核启动参数在 RAM 中起始基地址；
2． CPU 模式：	必须禁止中断（IRQs和FIQs）； CPU 必须 SVC 模式；
3． Cache 和 MMU 的设置：	MMU 必须关闭； 指令 Cache 可以打开也可以关闭； 数据 Cache 必须关闭；

 载自：一、Boot Loader的概念和功能

 

    知道内核zImage生成的朋友一定知道：真正的内核执行映像其实是在编译时生成arch/$(ARCH)/boot/文件夹中的Image文件（bin文件），而zImage其实是将这个可执行文件作为数据段包含在了自身中，而zImage的代码功能就是将这个数据（Image）正确地解压到编译时确定的位置中去，并跳到Image中运行。所以实现bootloader引导的压缩映像zImage的入口是由arch/arm /boot/compressed/vmlinux.lds决定的（这个文件是由vmlinux.lds.in生成的）。所以从vmlinux.lds.in中可以看出压缩映像的入口在哪：

 

1. ......
2. OUTPUT_ARCH(arm)
3. ENTRY(_start)
4. SECTIONS
5. {
6. /DISCARD/ : {
7. *(.ARM.exidx*)
8. *(.ARM.extab*)
9. /*
10. * Discard any r/w data - this produces a link error if we have any,
11. * which is required for PIC decompression. Local data generates
12. * GOTOFF relocations, which prevents it being relocated independently
13. * of the text/got segments.
14. */
15. *(.data)
16. }
17. . = TEXT_START;
18. _text = .;
19. .text : {
20. _start = .;
21. *(.start)
22. *(.text)
23. ......

    我们可以在arch/arm/boot/compressed/head.S找到这个start入口，这样就可以从这里开始用代码分析的方法研究bootloader跳转到压缩内核映像后的自解压启动过程：

    再看到MMU设置的时候，我只研究了armv7的指令。看这些代码，必须对ARM的MMU有一定的了解，建议参考ARMv7的构架手册和网上的一份PDF《ARM MMU中文详解》（就是ARM手册中MMU部分的翻译）

 

1. /*
2. * linux/arch/arm/boot/compressed/head.S
3. *
4. * Copyright (C) 1996-2002 Russell King
5. * Copyright (C) 2004 Hyok S. Choi (MPU support)
6. *
7. * This program is free software; you can redistribute it and/or modify
8. * it under the terms of the GNU General Public License version 2 as
9. * published by the Free Software Foundation.
10. */
11. #include
12. /*
13. * 调试宏
14. *
15. * 注意：这些宏必须不包含那些非100%可重定位的代码
16. * 任何试图这样做的结果是导致程序崩溃
17. * 当打开调试时请选择以下一个使用
18. */
19. #ifdef DEBUG/* 调试宏-中间层 */
20. #if defined(CONFIG_DEBUG_ICEDCC)/* 使用内部调试协处理器CP14 */
21. #if defined(CONFIG_CPU_V6) || defined(CONFIG_CPU_V6K) || defined(CONFIG_CPU_V7)
22. .macroloadsp, rb, tmp
23. .endm
24. .macrowriteb, ch, rb
25. mcrp14, 0, \ch, c0, c5, 0
26. .endm
27. #elif defined(CONFIG_CPU_XSCALE)
28. .macroloadsp, rb, tmp
29. .endm
30. .macrowriteb, ch, rb
31. mcrp14, 0, \ch, c8, c0, 0
32. .endm
33. #else
34. .macroloadsp, rb, tmp
35. .endm
36. .macrowriteb, ch, rb
37. mcrp14, 0, \ch, c1, c0, 0
38. .endm
39. #endif
40. #else/* 使用串口作为调试通道 */
41. #include /* 包含构架相关的的调试宏的汇编文件 调试宏-底层 */
42. .macrowriteb,ch, rb
43. senduart \ch, \rb
44. .endm
45. #if defined(CONFIG_ARCH_SA1100)
46. .macroloadsp, rb, tmp
47. mov\rb, #0x80000000@ physical base address
48. #ifdef CONFIG_DEBUG_LL_SER3
49. add\rb, \rb, #0x00050000@ Ser3
50. #else
51. add\rb, \rb, #0x00010000@ Ser1
52. #endif
53. .endm
54. #elif defined(CONFIG_ARCH_S3C2410)
55. .macro loadsp, rb, tmp
56. mov\rb, #0x50000000
57. add\rb, \rb, #0x4000 * CONFIG_S3C_LOWLEVEL_UART_PORT
58. .endm
59. #else
60. .macroloadsp,rb, tmp
61. addruart \rb, \tmp
62. .endm
63. #endif
64. #endif
65. #endif/* DEBUG */
66. /* 调试宏-上层 */
67. .macrokputc,val/* 打印字符 */
68. movr0, \val
69. blputc
70. .endm
71. .macrokphex,val,len/* 打印十六进制数 */
72. movr0, \val
73. movr1, #\len
74. blphex
75. .endm
76. .macrodebug_reloc_start/* 重定位内核调试宏-开始 */
77. #ifdef DEBUG
78. kputc#'\n'
79. kphexr6, 8/* 处理器 id */
80. kputc#':'
81. kphexr7, 8/* 构架 id */
82. #ifdef CONFIG_CPU_CP15
83. kputc#':'
84. mrcp15, 0, r0, c1, c0
85. kphexr0, 8/* 控制寄存器 */
86. #endif
87. kputc#'\n'
88. kphexr5, 8/* 解压后的内核起始地址 */
89. kputc#'-'
90. kphexr9, 8/* 解压后的内核结束地址 */
91. kputc#'>'
92. kphexr4, 8/* 内核执行地址 */
93. kputc#'\n'
94. #endif
95. .endm
96. .macrodebug_reloc_end/* 重定位内核调试宏-结束 */
97. #ifdef DEBUG
98. kphexr5, 8/* 内核结束地址 */
99. kputc#'\n'
100. movr0, r4
101. blmemdump/* 打印内核起始处 256 字节 */
102. #endif
103. .endm
104. .section ".start", #alloc, #execinstr
105. /*
106. * 清理不同的调用约定
107. */
108. .align
109. .arm@ 启动总是进入ARM状态
110. start:
111. .typestart,#function
112. .rept7
113. movr0, r0
114. .endr
115. ARM(movr0, r0)
116. ARM(b1f)
117. THUMB(adrr12, BSYM(1f))
118. THUMB(bxr12)
119. .word0x016f2818@ 用于boot loader的魔数
120. .wordstart@ 加载/运行zImage的绝对地址（编译时确定）
121. .word_edata@ zImage结束地址
122. THUMB(.thumb)
123. 1:movr7, r1@ 保存构架ID到r7（此前由bootloader放入r1）
124.    movr8, r2@ 保存内核启动参数地址到r8（此前由bootloader放入r2）
125. #ifndef __ARM_ARCH_2__
126. /*
127. * 通过Angel调试器启动 - 必须进入 SVC模式且关闭FIQs/IRQs
128. * (numeric definitions from angel arm.h source).
129. * 如果进入时在user模式下，我们只需要做这些
130. */
131. mrsr2, cpsr@ 获取当前模式
132. tstr2, #3@ 判断是否是user模式
133. bnenot_angel
134. movr0, #0x17@ angel_SWIreason_EnterSVC
135. ARM(swi0x123456)@ angel_SWI_ARM
136. THUMB(svc0xab)@ angel_SWI_THUMB
137. not_angel:
138. mrsr2, cpsr@ 关闭中断
139. orrr2, r2, #0xc0@ 以保护调试器的运作
140. msrcpsr_c, r2
141. #else
142. teqppc, #0x0c000003@ 关闭中断（此外bootloader已设置模式为SVC）
143. #endif
144. /*
145. * 注意一些缓存的刷新和其他事务可能需要在这里完成
146. * - is there an Angel SWI call for this?
147. */
148. /*
149. * 一些构架的特定代码可以在这里被连接器插入，
150. * 但是不应使用 r7（保存构架ID）, r8（保存内核启动参数地址）, and r9.
151. */
152. .text
153. /*
154. * 此处确定解压后的内核映像的绝对地址（物理地址），保存于r4
155. * 由于配置的不同可能有的结果
156. * （1）定义了CONFIG_AUTO_ZRELADDR
157. *      ZRELADDR是已解压内核最终存放的物理地址
158. *      如果AUTO_ZRELADDR被选择了, 这个地址将会在运行是确定：
159. *      将当pc值和0xf8000000做与操作，
160. *      并加上TEXT_OFFSET（内核最终存放的物理地址与内存起始的偏移）
161. *      这里假定zImage被放在内存开始的128MB内
162. * （2）没有定义CONFIG_AUTO_ZRELADDR
163. *      直接使用zreladdr（此值位于arch/arm/mach-xxx/Makefile.boot文件确定）
164. */
165. #ifdef CONFIG_AUTO_ZRELADDR
166. @ 确定内核映像地址
167. movr4, pc
168. andr4, r4, #0xf8000000
169. addr4, r4, #TEXT_OFFSET
170. #else
171. ldrr4, =zreladdr
172. #endif
173. blcache_on/* 开启缓存（以及MMU） */
174. restart:adrr0, LC0
175. ldmiar0, {r1, r2, r3, r6, r10, r11, r12}
176. ldrsp, [r0, #28]
177. /*
178. * 我们可能运行在一个与编译时定义的不同地址上，
179. * 所以我们必须修正变量指针
180. */
181. subr0, r0, r1@ 计算偏移量
182. addr6, r6, r0@ 重新计算_edata
183. addr10, r10, r0@ 重新获得压缩后的内核大小数据位置
184. /*
185. * 内核编译系统将解压后的内核大小数据
186. * 以小端格式
187. * 附加在压缩数据的后面(其实是“gzip -f -9”命令的结果)
188. * 下面代码的作用是将解压后的内核大小数据正确地放入r9中（避免了大小端问题）
189. */
190. ldrbr9, [r10, #0]
191. ldrblr, [r10, #1]
192. orrr9, r9, lr, lsl #8
193. ldrblr, [r10, #2]
194. ldrbr10, [r10, #3]
195. orrr9, r9, lr, lsl #16
196. orrr9, r9, r10, lsl #24
197. /*
198. * 下面代码的作用是将正确的当前执行映像的结束地址放入r10
199. */
200. #ifndef CONFIG_ZBOOT_ROM
201. /* malloc 获取的内存空间位于重定向的栈指针之上 (64k max) */
202. addsp, sp, r0
203. addr10, sp, #0x10000
204. #else
205. /*
206. * 如果定义了 ZBOOT_ROM， bss/stack 是非可重定位的,
207. * 但有些人依然可以将其放在RAM中运行,
208. * 这时我们可以参考 _edata.
209. */
210. movr10, r6
211. #endif
212. /*
213. * 检测我们是否会发生自我覆盖的问题
214. * r4 = 解压后的内核起始地址（最终执行位置）
215. * r9 = 解压后内核的大小
216. * r10 = 当前执行映像的结束地址, 包含了 bss/stack/malloc 空间（假设是非XIP执行的）
217. * 我们的基本需求是:
218. * （若最终执行位置r4在当前映像之后）r4 - 16k 页目录 >= r10 -> OK
219. * （若最终执行位置r4在当前映像之前）r4 + 解压后的内核大小 <= 当前位置 (pc) -> OK
220. * 如果上面的条件不满足，就会自我覆盖，必须先搬运当前映像
221. */
222. addr10, r10, #16384
223. cmpr4, r10         @ 假设最终执行位置r4在当前映像之后
224. bhswont_overwrite
225. addr10, r4, r9     @ 假设最终执行位置r4在当前映像之前
226. ARM(cmpr10, pc)  @ r10 = 解压后的内核结束地址
227. THUMB(movlr, pc)
228. THUMB(cmpr10, lr)
229. blswont_overwrite
230. /*
231. * 将当前的映像重定向到解压后的内核之后（会发生自我覆盖时才执行，否则就被跳过）
232. * r6 = _edata（已校正）
233. * r10 = 解压后的内核结束地址
234. * 因为我们要把当前映像向后移动, 所以我们必须由后往前复制代码，
235. * 以防原数据和目标数据的重叠
236. */
237. /*
238. * 将解压后的内核结束地址r10扩展（reloc_code_end - restart），
239. * 并对齐到下一个256B边界。
240. * 这样避免了当搬运的偏移较小时的自我覆盖
241. */
242. addr10, r10, #((reloc_code_end - restart + 256) & ~255)
243. bicr10, r10, #255
244. /* 获取需要搬运的当前映像的起始位置r5，并向下做32B对齐. */
245. adrr5, restart
246. bicr5, r5, #31
247. subr9, r6, r5@ _edata - restart（已向下对齐）= 需要搬运的大小
248. addr9, r9, #31
249. bicr9, r9, #31@ 做32B对齐 ，r9 = 需要搬运的大小
250. addr6, r9, r5@ r6 = 当前映像需要搬运的结束地址
251. addr9, r9, r10@ r9 = 当前映像搬运的目的地的结束地址
252. /* 搬运当前执行映像，不包含 bss/stack/malloc 空间*/
253. 1:ldmdbr6!, {r0 - r3, r10 - r12, lr}
254. cmpr6, r5
255. stmdbr9!, {r0 - r3, r10 - r12, lr}
256. bhi1b
257. /* 保存偏移量，用来修改sp和实现代码跳转 */
258. subr6, r9, r6
259. #ifndef CONFIG_ZBOOT_ROM
260. /* cache_clean_flush 可能会使用栈，所以重定向sp指针 */
261. addsp, sp, r6
262. #endif
263. blcache_clean_flush@ 刷新缓存
264. /* 通过搬运的偏移和当前的实际 restart 地址来实现代码跳转*/
265. adrr0, BSYM(restart)
266. addr0, r0, r6
267. movpc, r0
268. /* 在上面的跳转之后，程序又从restart开始。
269. * 但这次在检查自我覆盖的时候，新的执行位置必然满足
270. * 最终执行位置r4在当前映像之前，r4 + 压缩后的内核大小 <= 当前位置 (pc)
271. * 所以必然直接跳到了下面的wont_overwrite执行
272. */
273. wont_overwrite:
274. /*
275. * 如果delta（当前映像地址与编译时的地址偏移）为0, 我们运行的地址就是编译时确定的地址.
276. * r0 = delta
277. * r2 = BSS start（编译值）
278. * r3 = BSS end（编译值）
279. * r4 = 内核最终运行的物理地址
280. * r7 = 构架ID(bootlodaer传递值)
281. * r8 = 内核启动参数指针(bootlodaer传递值)
282. * r11 = GOT start（编译值）
283. * r12 = GOT end（编译值）
284. * sp = stack pointer（修正值）
285. */
286. teqr0, #0@测试delta值
287. beqnot_relocated@如果delta为0，无须对GOT表项和BSS进行重定位
288. addr11, r11, r0@重定位GOT start
289. addr12, r12, r0@重定位GOT end
290. #ifndef CONFIG_ZBOOT_ROM
291. /*
292. * 如果内核配置 CONFIG_ZBOOT_ROM = n,
293. * 我们必须修正BSS段的指针
294. * 注意：sp已经被修正
295. */
296. addr2, r2, r0@重定位BSS start
297. addr3, r3, r0@重定位BSS end
298. /*
299. * 重定位所有GOT表的入口项
300. */
301. 1:ldrr1, [r11, #0]@ 重定位GOT表的入口项
302. addr1, r1, r0@ 这个修正了 C 引用
303. strr1, [r11], #4
304. cmpr11, r12
305. blo1b
306. #else
307. /*
308. * 重定位所有GOT表的入口项.
309. * 我们只重定向在（已重定向后）BSS段外的入口
310. */
311. 1:ldrr1, [r11, #0]@ 重定位GOT表的入口项
312. cmpr1, r2@ entry < bss_start ||
313. cmphsr3, r1@ _end < entry table
314. addlor1, r1, r0@ 这个修正了 C 引用
315. strr1, [r11], #4
316. cmpr11, r12
317. blo1b
318. #endif
319. /*
320. * 至此当前映像的搬运和调整已经完成
321. * 可以开始真正的工作的
322. */
323. not_relocated:movr0, #0
324. 1:strr0, [r2], #4@ 清零 bss（初始化BSS段）
325. strr0, [r2], #4
326. strr0, [r2], #4
327. strr0, [r2], #4
328. cmpr2, r3
329. blo1b
330. /*
331. * C运行时环境已经充分建立.
332. * 设置一些指针就可以解压内核了.
333. * r4 = 内核最终运行的物理地址
334. * r7 = 构架ID
335. * r8 = 内核启动参数指针
336. *
337. * 下面对r0～r3的配置是decompress_kernel函数对应参数
338. * r0 = 解压后的输出位置首地址
339. * r1 = 可用RAM空间首地址
340. * r2 = 可用RAM空间结束地址
341. * r3 = 构架ID
342. * 就是这个decompress_kernel（C函数）输出了"Uncompressing Linux..."
343. * 以及" done, booting the kernel.\n"
344. */
345. movr0, r4
346. movr1, sp@ malloc 获取的内存空间位于栈指针之上
347. addr2, sp, #0x10000@ 64k max
348. movr3, r7
349. bldecompress_kernel
350. /*
351. * decompress_kernel(misc.c)--调用-->
352. * do_decompress(decompress.c)--调用-->
353. * decompress(../../../../lib/decompress_xxxx.c根据压缩方式的配置而不同)
354. */
355. /*
356. * 以下是为跳入解压后的内核，再次做准备（恢复解压前的状态）
357. */
358. blcache_clean_flush
359. blcache_off@ 数据缓存必须关闭（内核的要求）
360. movr0, #0@ r0必须为0
361. movr1, r7@ 恢复构架ID到r1
362. movr2, r8@ 恢复内核启动参数指针到r2
363. movpc, r4@ 跳入解压后的内核映像(Image)入口（arch/arm/kernel/head.S）
364. /*
365. * 以下是为了确定当前运行时的地址和编译时确定的地址偏差，
366. * 而将编译时确定的映像数据保存如下，用于检测对比
367. */
368. .align2
369. .typeLC0, #object
370. LC0:.wordLC0@ r1
371. .word__bss_start@ r2
372. .word_end@ r3
373. .word_edata@ r6
374. .wordinput_data_end - 4@ r10 (inflated size location)
375. .word_got_start@ r11
376. .word_got_end@ ip
377. .word.L_user_stack_end@ sp
378. .sizeLC0, . - LC0
379. #ifdef CONFIG_ARCH_RPC
380. .globlparams
381. params:ldrr0, =0x10000100@ params_phys for RPC
382. movpc, lr
383. .ltorg
384. .align
385. #endif
386. /*
387. * 开启缓存.
388. * 我们必须创建页表（并开启MMU）才可以开启数据和指令缓存。
389. * 我们把页表（节描述符）放在内核执行地址前16k（0x4000）的空间中,
390. * 且我们希望没人会去用这段地址空间.
391. * 如果我们使用了,可能会出问题的!
392. *
393. * 进入时,
394. * r4 = 内核最终运行的物理地址
395. * r7 = 构架ID
396. * r8 = 内核启动参数指针
397. * 退出时,
398. * r0, r1, r2, r3, r9, r10, r12 被修改
399. * 此例程必须保护:
400. * r4, r7, r8
401. */
402. .align5
403. cache_on:movr3, #8@ 调用cache_on 函数
404. bcall_cache_fn
405. /*
406. * Initialize the highest priority protection region, PR7
407. * to cover all 32bit address and cacheable and bufferable.
408. */
409. __armv4_mpu_cache_on:
410. movr0, #0x3f@ 4G, the whole
411. mcrp15, 0, r0, c6, c7, 0@ PR7 Area Setting
412. mcr p15, 0, r0, c6, c7, 1
413. movr0, #0x80@ PR7
414. mcrp15, 0, r0, c2, c0, 0@ D-cache on
415. mcrp15, 0, r0, c2, c0, 1@ I-cache on
416. mcrp15, 0, r0, c3, c0, 0@ write-buffer on
417. movr0, #0xc000
418. mcrp15, 0, r0, c5, c0, 1@ I-access permission
419. mcrp15, 0, r0, c5, c0, 0@ D-access permission
420. movr0, #0
421. mcrp15, 0, r0, c7, c10, 4@ drain write buffer
422. mcrp15, 0, r0, c7, c5, 0@ flush(inval) I-Cache
423. mcrp15, 0, r0, c7, c6, 0@ flush(inval) D-Cache
424. mrcp15, 0, r0, c1, c0, 0@ read control reg
425. @ ...I .... ..D. WC.M
426. orrr0, r0, #0x002d@ .... .... ..1. 11.1
427. orrr0, r0, #0x1000@ ...1 .... .... ....
428. mcrp15, 0, r0, c1, c0, 0@ write control reg
429. movr0, #0
430. mcrp15, 0, r0, c7, c5, 0@ flush(inval) I-Cache
431. mcrp15, 0, r0, c7, c6, 0@ flush(inval) D-Cache
432. movpc, lr
433. __armv3_mpu_cache_on:
434. movr0, #0x3f@ 4G, the whole
435. mcrp15, 0, r0, c6, c7, 0@ PR7 Area Setting
436. movr0, #0x80@ PR7
437. mcrp15, 0, r0, c2, c0, 0@ cache on
438. mcrp15, 0, r0, c3, c0, 0@ write-buffer on
439. movr0, #0xc000
440. mcrp15, 0, r0, c5, c0, 0@ access permission
441. movr0, #0
442. mcrp15, 0, r0, c7, c0, 0@ invalidate whole cache v3
443. /*
444. * ?? ARMv3 MMU does not allow reading the control register,
445. * does this really work on ARMv3 MPU?
446. */
447. mrcp15, 0, r0, c1, c0, 0@ read control reg
448. @ .... .... .... WC.M
449. orrr0, r0, #0x000d@ .... .... .... 11.1
450. /* ?? this overwrites the value constructed above? */
451. movr0, #0
452. mcrp15, 0, r0, c1, c0, 0@ write control reg
453. /* ?? invalidate for the second time? */
454. mcrp15, 0, r0, c7, c0, 0@ invalidate whole cache v3
455. movpc, lr
456. /*
457. * 初始化MMU页表
458. * 内核最终运行的物理地址向下16K的空间
459. * 存放可以寻址4G空间节描述符
460. * （16KB/4B=4K个描述符，每个描述符映射1MB空间，4K*1MB = 4GB）
461. * 进入时,
462. * r4 = 内核最终运行的物理地址
463. * r7 = 构架ID
464. * r8 = 内核启动参数指针
465. * 退出时,
466. * r0, r1, r2, r3, r9, r10 被修改
467. * 此例程必须保护:
468. * r4, r7, r8
469. */
470. __setup_mmu:subr3, r4, #16384@ 页目录大小为16K
471. bicr3, r3, #0xff@ 页目录指针向下对齐
472. bicr3, r3, #0x3f00@ 对齐方式-16KB
473. /*
474. * 对于这个对齐，是MMU硬件的要求
475. * 转换表基址寄存器（CP15的寄存器2）保存着第一级转换表基址的物理地址。
476. * 只有bits[31:14]有效，bits[13:0]应该是零（SBZ）。
477. * 所以第一级表必须16KB对齐。
478. */
479. /*
480. * 初始化页表, 仅针对RAM（最大到256MB）开启
481. * 缓存（cacheable）和缓冲（bufferable）位
482. * r3 = 页目录基址(内核最终运行的物理地址向下16K的位置)
483. */
484. movr0, r3@ 页目录指针给r0
485. movr9, r0, lsr #18
486. movr9, r9, lsl #18@ 通过移位清零低18bit，得到RAM基地址（推测值,r9）
487. addr10, r9, #0x10000000@ 加一个合理的RAM大小（猜测值） = RAM结束地址（猜测值,r10）
488. movr1, #0x12
489. orrr1, r1, #3 << 10@ 初始化节描述符r1 = 0b110000010010(完全访问:0域:XN:节)
490. addr2, r3, #16384@ r2 = 内核最终运行的物理地址（可能）
491. 1:cmpr1, r9@ if virt > start of RAM（针对RAM开启缓存和缓冲）
492. #ifdef CONFIG_CPU_DCACHE_WRITETHROUGH
493. orrhsr1, r1, #0x08@ 设置 cacheable
494. #else
495. orrhsr1, r1, #0x0c@ 设置 cacheable, bufferable
496. #endif
497. cmpr1, r10@ if virt > end of RAM
498. bichsr1, r1, #0x0c@ 清除 cacheable, bufferable
499. strr1, [r0], #4@ 设置节描述符-1:1 映射（虚拟地址 == 物理地址）
500. addr1, r1, #1048576@ r1 + 1MB（每节管理的地址长度）下一个节描述符
501. teqr0, r2
502. bne1b
503. /*
504. * 如果我们在flash中运行, 那么我们一定要为我们当前的代码开启缓存。
505. * 我们映射2MB的代码，
506. * 所以对于多达1MB压缩的内核没有映射重叠的问题？？
507. * 如果我们在RAM中运行, 那么我们只需要完成上面的工作即可，下面重复了.
508. */
509. movr1, #0x1e
510. orrr1, r1, #3 << 10@ 初始化节描述符r1 = 0b110000011110(完全访问:0域:XN:cacheable:bufferable:节)
511. movr2, pc
512. movr2, r2, lsr #20@ 当前执行地址的节基址
513. orrr1, r1, r2, lsl #20@ 生成节描述符
514. addr0, r3, r2, lsl #2@ 获得页目录中相应的入口
515. strr1, [r0], #4@ 设置节描述符-1:1 映射（虚拟地址 == 物理地址）
516. addr1, r1, #1048576@ r1 + 1MB（每节管理的地址长度）下一个节描述符
517. strr1, [r0]@ 设置节描述符（只做2MB映射）
518. movpc, lr
519. ENDPROC(__setup_mmu)
520. __arm926ejs_mmu_cache_on:
521. #ifdef CONFIG_CPU_DCACHE_WRITETHROUGH
522. movr0, #4@ put dcache in WT mode
523. mcrp15, 7, r0, c15, c0, 0
524. #endif
525. __armv4_mmu_cache_on:
526. movr12, lr
527. #ifdef CONFIG_MMU
528. bl__setup_mmu
529. movr0, #0
530. mcrp15, 0, r0, c7, c10, 4@ drain write buffer
531. mcrp15, 0, r0, c8, c7, 0@ flush I,D TLBs
532. mrcp15, 0, r0, c1, c0, 0@ read control reg
533. orrr0, r0, #0x5000@ I-cache enable, RR cache replacement
534. orrr0, r0, #0x0030
535. #ifdef CONFIG_CPU_ENDIAN_BE8
536. orrr0, r0, #1 << 25@ big-endian page tables
537. #endif
538. bl__common_mmu_cache_on
539. movr0, #0
540. mcrp15, 0, r0, c8, c7, 0@ flush I,D TLBs
541. #endif
542. movpc, r12
543. __armv7_mmu_cache_on:
544. movr12, lr@保存lr到r12
545. #ifdef CONFIG_MMU
546. mrcp15, 0, r11, c0, c1, 4@ 读取CP15的ID_MMFR0（内存模块特性）寄存器
547. tstr11, #0xf@ 测试VMSA（虚拟内存系统构架）A8 = 0x3
548. blne__setup_mmu@ 如果VMSA不是0xf，就进入mmu页表初始化（节模式）
549. movr0, #0
550. mcrp15, 0, r0, c7, c10, 4@ 数据内存屏障（保证上面的写操作完成才继续）
551. tstr11, #0xf@ 测试VMSA（虚拟内存系统构架）A8 = 0x3
552. mcrnep15, 0, r0, c8, c7, 0@ flush I,D TLBs缓存
553. #endif
554. mrcp15, 0, r0, c1, c0, 0@ 读系统控制寄存器
555. orrr0, r0, #0x5000@ I-cache 使能, RR cache replacement
556. orrr0, r0, #0x003c@ write buffer
557. #ifdef CONFIG_MMU
558. #ifdef CONFIG_CPU_ENDIAN_BE8
559. orrr0, r0, #1 << 25@ 大端模式页表
560. #endif
561. orrner0, r0, #1@ 设置MMU 开启位
562. movner1, #-1
563. mcrnep15, 0, r3, c2, c0, 0@ 载入页表基址到TTBR0
564. mcrnep15, 0, r1, c3, c0, 0@ 载入域访问控制数据到DACR（所有域都是Manager，所以XN会被忽略）
565. #endif
566. mcrp15, 0, r0, c1, c0, 0@ 写系统控制寄存器
567. mrcp15, 0, r0, c1, c0, 0@ 回读系统控制寄存器
568. movr0, #0
569. mcrp15, 0, r0, c7, c5, 4@ 指令同步屏障（确保上面指令完成才返回）
570. movpc, r12@ 此处返回（此时MMU已启用，RAM缓存已开启）
571. __fa526_cache_on:
572. movr12, lr
573. bl__setup_mmu
574. movr0, #0
575. mcrp15, 0, r0, c7, c7, 0@ Invalidate whole cache
576. mcrp15, 0, r0, c7, c10, 4@ drain write buffer
577. mcrp15, 0, r0, c8, c7, 0@ flush UTLB
578. mrcp15, 0, r0, c1, c0, 0@ read control reg
579. orrr0, r0, #0x1000@ I-cache enable
580. bl__common_mmu_cache_on
581. movr0, #0
582. mcrp15, 0, r0, c8, c7, 0@ flush UTLB
583. movpc, r12
584. __arm6_mmu_cache_on:
585. movr12, lr
586. bl__setup_mmu
587. movr0, #0
588. mcrp15, 0, r0, c7, c0, 0@ invalidate whole cache v3
589. mcrp15, 0, r0, c5, c0, 0@ invalidate whole TLB v3
590. movr0, #0x30
591. bl__common_mmu_cache_on
592. movr0, #0
593. mcrp15, 0, r0, c5, c0, 0@ invalidate whole TLB v3
594. movpc, r12
595. __common_mmu_cache_on:
596. #ifndef CONFIG_THUMB2_KERNEL
597. #ifndef DEBUG
598. orrr0, r0, #0x000d@ Write buffer, mmu
599. #endif
600. movr1, #-1
601. mcrp15, 0, r3, c2, c0, 0@ load page table pointer
602. mcrp15, 0, r1, c3, c0, 0@ load domain access control
603. b1f
604. .align5@ cache line aligned
605. 1:mcrp15, 0, r0, c1, c0, 0@ load control register
606. mrcp15, 0, r0, c1, c0, 0@ and read it back to
607. subpc, lr, r0, lsr #32@ properly flush pipeline
608. #endif
609. #define PROC_ENTRY_SIZE (4*5)
610. /*
611. * 这里是为不同的处理器提供遵循可重定向缓存支持的函数
612. * 这是一个通用的为 定位入口 和 跳入一个（从块起始处到）特定偏移的指令 的钩子函数。
613. * 请注意这是一个位置无关代码。
614. *
615. * r1 = 被修改
616. * r2 = 被修改
617. * r3 = 相对每个入口的功能函数位置偏移（on:#08|off:#12|flush:#16）
618. * r9 = 被修改
619. * r12 = 被修改
620. */
621. call_cache_fn:adrr12, proc_types
622. #ifdef CONFIG_CPU_CP15
623. mrcp15, 0, r9, c0, c0@ 动态获取处理器ID
624. #else
625. ldrr9, =CONFIG_PROCESSOR_ID@ 使用预编译的处理器ID
626. #endif
627. 1:ldrr1, [r12, #0]@ 获取ID值
628. ldrr2, [r12, #4]@ 获取对应的掩码
629. eorr1, r1, r9@ (real ^ match) 检测是否匹配
630. tstr1, r2@ & mask 将检测结果做掩码
631. ARM(addeqpc, r12, r3) @ 如果匹配就调用缓存函数
632. THUMB(addeqr12, r3)
633. THUMB(moveqpc, r12) @ call cache function
634. addr12, r12, #PROC_ENTRY_SIZE@ 如果不匹配就跳过这个入口，进入下个测试
635. b1b
636. /*
637. * 缓存操作表. 这些是最基本的:
638. * - CPU ID 匹配
639. * - CPU ID 掩码
640. * - 'cache on' 方法代码
641. * - 'cache off' 方法代码
642. * - 'cache flush' 方法代码
643. *
644. * 我们通过这个公式匹配入口: ((real_id ^ match) & mask) == 0
645. *
646. * 写通式缓存一般只需要 'on' 和 'off' 方法
647. * 回写式缓存必须有 flush 方法定义
648. *
649. */
650. .align2
651. .typeproc_types,#object
652. proc_types:
653. .word0x41560600@ ARM6/610
654. .word0xffffffe0
655. W(b)__arm6_mmu_cache_off@ 可以使用但是较慢
656. W(b)__arm6_mmu_cache_off
657. movpc, lr
658. THUMB(nop)
659. @b__arm6_mmu_cache_on@ 未测试
660. @b__arm6_mmu_cache_off
661. @b__armv3_mmu_cache_flush
662. .word0x00000000@ old ARM ID
663. .word0x0000f000
664. movpc, lr
665. THUMB(nop)
666. movpc, lr
667. THUMB(nop)
668. movpc, lr
669. THUMB(nop)
670. .word0x41007000@ ARM7/710
671. .word0xfff8fe00
672. W(b)__arm7_mmu_cache_off
673. W(b)__arm7_mmu_cache_off
674. movpc, lr
675. THUMB(nop)
676. .word0x41807200@ ARM720T (写通式)
677. .word0xffffff00
678. W(b)__armv4_mmu_cache_on
679. W(b)__armv4_mmu_cache_off
680. movpc, lr
681. THUMB(nop)
682. .word0x41007400@ ARM74x
683. .word0xff00ff00
684. W(b)__armv3_mpu_cache_on
685. W(b)__armv3_mpu_cache_off
686. W(b)__armv3_mpu_cache_flush
687. .word0x41009400@ ARM94x
688. .word0xff00ff00
689. W(b)__armv4_mpu_cache_on
690. W(b)__armv4_mpu_cache_off
691. W(b)__armv4_mpu_cache_flush
692. .word0x41069260@ ARM926EJ-S (v5TEJ)
693. .word0xff0ffff0
694. W(b)__arm926ejs_mmu_cache_on
695. W(b)__armv4_mmu_cache_off
696. W(b)__armv5tej_mmu_cache_flush
697. .word0x00007000@ ARM7 IDs
698. .word0x0000f000
699. movpc, lr
700. THUMB(nop)
701. movpc, lr
702. THUMB(nop)
703. movpc, lr
704. THUMB(nop)
705. @ 以下使用新的 ID 系统.
706. .word0x4401a100@ sa110 / sa1100
707. .word0xffffffe0
708. W(b)__armv4_mmu_cache_on
709. W(b)__armv4_mmu_cache_off
710. W(b)__armv4_mmu_cache_flush
711. .word0x6901b110@ sa1110
712. .word0xfffffff0
713. W(b)__armv4_mmu_cache_on
714. W(b)__armv4_mmu_cache_off
715. W(b)__armv4_mmu_cache_flush
716. .word0x56056900
717. .word0xffffff00@ PXA9xx
718. W(b)__armv4_mmu_cache_on
719. W(b)__armv4_mmu_cache_off
720. W(b)__armv4_mmu_cache_flush
721. .word0x56158000@ PXA168
722. .word0xfffff000
723. W(b)__armv4_mmu_cache_on
724. W(b)__armv4_mmu_cache_off
725. W(b)__armv5tej_mmu_cache_flush
726. .word0x56050000@ Feroceon
727. .word0xff0f0000
728. W(b)__armv4_mmu_cache_on
729. W(b)__armv4_mmu_cache_off
730. W(b)__armv5tej_mmu_cache_flush
731. #ifdef CONFIG_CPU_FEROCEON_OLD_ID
732. /* this conflicts with the standard ARMv5TE entry */
733. .long0x41009260@ Old Feroceon
734. .long0xff00fff0
735. b__armv4_mmu_cache_on
736. b__armv4_mmu_cache_off
737. b__armv5tej_mmu_cache_flush
738. #endif
739. .word0x66015261@ FA526
740. .word0xff01fff1
741. W(b)__fa526_cache_on
742. W(b)__armv4_mmu_cache_off
743. W(b)__fa526_cache_flush
744. @ 这些匹配构架ID
745. .word0x00020000@ ARMv4T
746. .word0x000f0000
747. W(b)__armv4_mmu_cache_on
748. W(b)__armv4_mmu_cache_off
749. W(b)__armv4_mmu_cache_flush
750. .word0x00050000@ ARMv5TE
751. .word0x000f0000
752. W(b)__armv4_mmu_cache_on
753. W(b)__armv4_mmu_cache_off
754. W(b)__armv4_mmu_cache_flush
755. .word0x00060000@ ARMv5TEJ
756. .word0x000f0000
757. W(b)__armv4_mmu_cache_on
758. W(b)__armv4_mmu_cache_off
759. W(b)__armv5tej_mmu_cache_flush
760. .word0x0007b000@ ARMv6
761. .word0x000ff000
762. W(b)__armv4_mmu_cache_on
763. W(b)__armv4_mmu_cache_off
764. W(b)__armv6_mmu_cache_flush
765. .word0x000f0000@ new CPU Id
766. .word0x000f0000
767. W(b)__armv7_mmu_cache_on
768. W(b)__armv7_mmu_cache_off
769. W(b)__armv7_mmu_cache_flush
770. .word0@ 未识别类型
771. .word0
772. movpc, lr
773. THUMB(nop)
774. movpc, lr
775. THUMB(nop)
776. movpc, lr
777. THUMB(nop)
778. .sizeproc_types, . - proc_types
779. /*
780. * 如果你获得了一个 "非常量的表达式".如果汇编器从这行返回" 申明"错误
781. * 请检查下你是否偶尔在应该使用“W(b)”的地方写了"b"指令
782. * 这是一个缓存方法跳转表的对齐检查机制
783. * 在写汇编的时候可以借鉴
784. */
785. .if (. - proc_types) % PROC_ENTRY_SIZE != 0
786. .error "The size of one or more proc_types entries is wrong."
787. .endif
788. /*
789. * 关闭缓存和MMU. ARMv3不支持控制寄存器的读取，
790. * 但ARMv4支持.
791. *
792. * 在退出时,
793. * r0, r1, r2, r3, r9, r12 被篡改
794. * 这个例程必须保护:
795. * r4, r7, r8
796. */
797. .align5
798. cache_off:movr3, #12@ 缓存关闭函数
799. bcall_cache_fn
800. __armv4_mpu_cache_off:
801. mrcp15, 0, r0, c1, c0
802. bicr0, r0, #0x000d
803. mcrp15, 0, r0, c1, c0@ turn MPU and cache off
804. movr0, #0
805. mcrp15, 0, r0, c7, c10, 4@ drain write buffer
806. mcrp15, 0, r0, c7, c6, 0@ flush D-Cache
807. mcrp15, 0, r0, c7, c5, 0@ flush I-Cache
808. movpc, lr
809. __armv3_mpu_cache_off:
810. mrcp15, 0, r0, c1, c0
811. bicr0, r0, #0x000d
812. mcrp15, 0, r0, c1, c0, 0@ turn MPU and cache off
813. movr0, #0
814. mcrp15, 0, r0, c7, c0, 0@ invalidate whole cache v3
815. movpc, lr
816. __armv4_mmu_cache_off:
817. #ifdef CONFIG_MMU
818. mrcp15, 0, r0, c1, c0
819. bicr0, r0, #0x000d
820. mcrp15, 0, r0, c1, c0@ turn MMU and cache off
821. movr0, #0
822. mcrp15, 0, r0, c7, c7@ invalidate whole cache v4
823. mcrp15, 0, r0, c8, c7@ invalidate whole TLB v4
824. #endif
825. movpc, lr
826. __armv7_mmu_cache_off:
827. mrcp15, 0, r0, c1, c0@ 读取系统控制寄存器SCTLR
828. #ifdef CONFIG_MMU
829. bicr0, r0, #0x000d@ 清零MMU和cache使能位
830. #else
831. bicr0, r0, #0x000c@ 清零cache使能位
832. #endif
833. mcrp15, 0, r0, c1, c0@ 关闭MMU和cache
834. movr12, lr@ 保存lr到r12
835. bl__armv7_mmu_cache_flush
836. movr0, #0
837. #ifdef CONFIG_MMU
838. mcrp15, 0, r0, c8, c7, 0@ 废止整个TLB
839. #endif
840. mcrp15, 0, r0, c7, c5, 6@ 废止BTC
841. mcrp15, 0, r0, c7, c10, 4@ 数据同步屏障
842. mcrp15, 0, r0, c7, c5, 4@ 指令同步屏障（确保上面指令完成才返回）
843. movpc, r12
844. __arm6_mmu_cache_off:
845. movr0, #0x00000030@ ARM6 control reg.
846. b__armv3_mmu_cache_off
847. __arm7_mmu_cache_off:
848. movr0, #0x00000070@ ARM7 control reg.
849. b__armv3_mmu_cache_off
850. __armv3_mmu_cache_off:
851. mcrp15, 0, r0, c1, c0, 0@ turn MMU and cache off
852. movr0, #0
853. mcrp15, 0, r0, c7, c0, 0@ invalidate whole cache v3
854. mcrp15, 0, r0, c5, c0, 0@ invalidate whole TLB v3
855. movpc, lr
856. /*
857. * 清空和flush缓存以保持一致性
858. *
859. * 退出时,
860. * r1, r2, r3, r9, r10, r11, r12 被篡改
861. * 这个例程必须保护:
862. * r4, r6, r7, r8
863. */
864. .align5
865. cache_clean_flush:
866. movr3, #16
867. bcall_cache_fn
868. __armv4_mpu_cache_flush:
869. movr2, #1
870. movr3, #0
871. mcrp15, 0, ip, c7, c6, 0@ invalidate D cache
872. movr1, #7 << 5@ 8 segments
873. 1:orrr3, r1, #63 << 26@ 64 entries
874. 2:mcrp15, 0, r3, c7, c14, 2@ clean & invalidate D index
875. subsr3, r3, #1 << 26
876. bcs2b@ entries 63 to 0
877. subs r1, r1, #1 << 5
878. bcs1b@ segments 7 to 0
879. teqr2, #0
880. mcrnep15, 0, ip, c7, c5, 0@ invalidate I cache
881. mcrp15, 0, ip, c7, c10, 4@ drain WB
882. movpc, lr
883. __fa526_cache_flush:
884. movr1, #0
885. mcrp15, 0, r1, c7, c14, 0@ clean and invalidate D cache
886. mcrp15, 0, r1, c7, c5, 0@ flush I cache
887. mcrp15, 0, r1, c7, c10, 4@ drain WB
888. movpc, lr
889. __armv6_mmu_cache_flush:
890. movr1, #0
891. mcrp15, 0, r1, c7, c14, 0@ clean+invalidate D
892. mcrp15, 0, r1, c7, c5, 0@ invalidate I+BTB
893. mcrp15, 0, r1, c7, c15, 0@ clean+invalidate unified
894. mcrp15, 0, r1, c7, c10, 4@ drain WB
895. movpc, lr
896. __armv7_mmu_cache_flush:
897. mrcp15, 0, r10, c0, c1, 5@ read ID_MMFR1
898. tstr10, #0xf << 16@ hierarchical cache (ARMv7)
899. movr10, #0
900. beqhierarchical
901. mcrp15, 0, r10, c7, c14, 0@ clean+invalidate D
902. biflush
903. hierarchical:
904. mcrp15, 0, r10, c7, c10, 5@ DMB
905. stmfdsp!, {r0-r7, r9-r11}
906. mrcp15, 1, r0, c0, c0, 1@ read clidr
907. andsr3, r0, #0x7000000@ extract loc from clidr
908. movr3, r3, lsr #23@ left align loc bit field
909. beqfinished@ if loc is 0, then no need to clean
910. movr10, #0@ start clean at cache level 0
911. loop1:
912. addr2, r10, r10, lsr #1@ work out 3x current cache level
913. movr1, r0, lsr r2@ extract cache type bits from clidr
914. andr1, r1, #7@ mask of the bits for current cache only
915. cmpr1, #2@ see what cache we have at this level
916. bltskip@ skip if no cache, or just i-cache
917. mcrp15, 2, r10, c0, c0, 0@ select current cache level in cssr
918. mcrp15, 0, r10, c7, c5, 4@ isb to sych the new cssr&csidr
919. mrcp15, 1, r1, c0, c0, 0@ read the new csidr
920. andr2, r1, #7@ extract the length of the cache lines
921. addr2, r2, #4@ add 4 (line length offset)
922. ldrr4, =0x3ff
923. andsr4, r4, r1, lsr #3@ find maximum number on the way size
924. clzr5, r4@ find bit position of way size increment
925. ldrr7, =0x7fff
926. andsr7, r7, r1, lsr #13@ extract max number of the index size
927. loop2:
928. movr9, r4@ create working copy of max way size
929. loop3:
930. ARM(orrr11, r10, r9, lsl r5) @ factor way and cache number into r11
931. ARM(orrr11, r11, r7, lsl r2) @ factor index number into r11
932. THUMB(lslr6, r9, r5)
933. THUMB(orrr11, r10, r6) @ factor way and cache number into r11
934. THUMB(lslr6, r7, r2)
935. THUMB(orrr11, r11, r6) @ factor index number into r11
936. mcrp15, 0, r11, c7, c14, 2@ clean & invalidate by set/way
937. subsr9, r9, #1@ decrement the way
938. bgeloop3
939. subsr7, r7, #1@ decrement the index
940. bgeloop2
941. skip:
942. addr10, r10, #2@ increment cache number
943. cmpr3, r10
944. bgtloop1
945. finished:
946. ldmfdsp!, {r0-r7, r9-r11}
947. movr10, #0@ swith back to cache level 0
948. mcrp15, 2, r10, c0, c0, 0@ select current cache level in cssr
949. iflush:
950. mcrp15, 0, r10, c7, c10, 4@ DSB
951. mcrp15, 0, r10, c7, c5, 0@ invalidate I+BTB
952. mcrp15, 0, r10, c7, c10, 4@ DSB
953. mcrp15, 0, r10, c7, c5, 4@ ISB
954. movpc, lr
955. __armv5tej_mmu_cache_flush:
956. 1:mrcp15, 0, r15, c7, c14, 3@ test,clean,invalidate D cache
957. bne1b
958. mcrp15, 0, r0, c7, c5, 0@ flush I cache
959. mcrp15, 0, r0, c7, c10, 4@ drain WB
960. movpc, lr
961. __armv4_mmu_cache_flush:
962. movr2, #64*1024@ default: 32K dcache size (*2)
963. movr11, #32@ default: 32 byte line size
964. mrcp15, 0, r3, c0, c0, 1@ read cache type
965. teqr3, r9@ cache ID register present?
966. beqno_cache_id
967. movr1, r3, lsr #18
968. andr1, r1, #7
969. movr2, #1024
970. movr2, r2, lsl r1@ base dcache size *2
971. tstr3, #1 << 14@ test M bit
972. addner2, r2, r2, lsr #1@ +1/2 size if M == 1
973. movr3, r3, lsr #12
974. andr3, r3, #3
975. movr11, #8
976. movr11, r11, lsl r3@ cache line size in bytes
977. no_cache_id:
978. movr1, pc
979. bicr1, r1, #63@ align to longest cache line
980. addr2, r1, r2
981. 1:
982. ARM(ldrr3, [r1], r11) @ s/w flush D cache
983. THUMB(ldr r3, [r1]) @ s/w flush D cache
984. THUMB(add r1, r1, r11)
985. teqr1, r2
986. bne1b
987. mcrp15, 0, r1, c7, c5, 0@ flush I cache
988. mcrp15, 0, r1, c7, c6, 0@ flush D cache
989. mcrp15, 0, r1, c7, c10, 4@ drain WB
990. movpc, lr
991. __armv3_mmu_cache_flush:
992. __armv3_mpu_cache_flush:
993. movr1, #0
994. mcrp15, 0, r1, c7, c0, 0@ invalidate whole cache v3
995. movpc, lr
996. /*
997. * Various debugging routines for printing hex characters and
998. * memory, which again must be relocatable.
999. */
1000. #ifdef DEBUG
1001. .align2
1002. .typephexbuf,#object
1003. phexbuf:.space12
1004. .sizephexbuf, . - phexbuf
1005. @ phex corrupts {r0, r1, r2, r3}
1006. phex:adrr3, phexbuf
1007. movr2, #0
1008. strbr2, [r3, r1]
1009. 1:subsr1, r1, #1
1010. movmir0, r3
1011. bmiputs
1012. andr2, r0, #15
1013. movr0, r0, lsr #4
1014. cmpr2, #10
1015. addger2, r2, #7
1016. addr2, r2, #'0'
1017. strbr2, [r3, r1]
1018. b1b
1019. @ puts corrupts {r0, r1, r2, r3}
1020. puts:loadspr3, r1
1021. 1:ldrbr2, [r0], #1
1022. teqr2, #0
1023. moveqpc, lr
1024. 2:writebr2, r3
1025. movr1, #0x00020000
1026. 3:subsr1, r1, #1
1027. bne3b
1028. teqr2, #'\n'
1029. moveqr2, #'\r'
1030. beq2b
1031. teqr0, #0
1032. bne1b
1033. movpc, lr
1034. @ putc corrupts {r0, r1, r2, r3}
1035. putc:
1036. movr2, r0
1037. movr0, #0
1038. loadspr3, r1
1039. b2b
1040. @ memdump corrupts {r0, r1, r2, r3, r10, r11, r12, lr}
1041. memdump:movr12, r0
1042. movr10, lr
1043. movr11, #0
1044. 2:movr0, r11, lsl #2
1045. addr0, r0, r12
1046. movr1, #8
1047. blphex
1048. movr0, #':'
1049. blputc
1050. 1:movr0, #' '
1051. blputc
1052. ldrr0, [r12, r11, lsl #2]
1053. movr1, #8
1054. blphex
1055. andr0, r11, #7
1056. teqr0, #3
1057. moveqr0, #' '
1058. bleqputc
1059. andr0, r11, #7
1060. addr11, r11, #1
1061. teqr0, #7
1062. bne1b
1063. movr0, #'\n'
1064. blputc
1065. cmpr11, #64
1066. blt2b
1067. movpc, r10
1068. #endif
1069. .ltorg
1070. reloc_code_end:
1071. .align
1072. .section ".stack", "aw", %nobits
1073. .L_user_stack:.space4096
1074. .L_user_stack_end:

 

     看了上面的源码，可能就算是分析过了也是比较模糊的，通过下面的一个代码流程图，大家就可以清楚的了解内核自解压的全过程了：