如何在合成Verilog中包括时间延迟

如何在合成Verilog中包括时间延迟