如何使用VHDL将24MHz和12MHz时钟转换为8MHz时钟?

问题描述

我正在使用VHDL编写代码，将24MHz和12MHz时钟转换为8MHz时钟.有人可以帮我编码吗?提前致谢.

I am writing a code using VHDL to convert 24MHz and 12 MHz clock to 8 MHz clock. Can anyone please help me in this coding? Thanks in advance.

推荐答案

正如Martin所说，请使用Xilinx建议的时钟管理设备，以便将时钟分频到更低的速率.

As Martin has already said, use a clock management device by Xilinx recommendations in order to divide your clock down to a lower rate.

虽然您可能会想使用逻辑和计数器来实现时钟分频器，但是您将无法获得良好的综合结果.

While you might be tempted to implement a clock divider using logic and a counter, you will not obtain good synthesis results.

以下是一些提示:

• 请确保仔细阅读并遵循有关设备时钟管理硬件的建议.可能有很多与上电，重置，时钟锁定丢失等有关的陷阱".
• 确保您在其规格范围内操作时钟管理设备.有关更多信息，请参见设备的数据表(在本例中为S3-A).
• 使用FPGA编辑器来验证时钟管理单元的正确放置和配置(即它是否最终位于芯片上的正确位置)
• 遵循有关反馈时钟和时钟缓冲的推荐做法.

这篇关于如何使用VHDL将24MHz和12MHz时钟转换为8MHz时钟?的文章就介绍到这了，希望我们推荐的答案对大家有所帮助，也希望大家多多支持！