Menu
首页
搜索
SpringBoot
Vue
Vant
Python
Android
Harmony
InnoDB
孤独的单刀
关注
发信
关注(28)
粉丝(399)
动态
文章
图片
文章
基于FPGA的数字信号处理（12）--定点数的舍入模式（3）收敛取整convergent
基于FPGA的数字信号处理（7）--如何确定Verilog表达式的位宽
基于FPGA的数字信号处理（10）--定点数的舍入模式（1）四舍五入round
基于FPGA的数字信号处理（8）--RTL运算的溢出与保护
基于FPGA的数字信号处理（6）--如何确定Verilog表达式的符号
什么是定点数？
【FPGA/IC】什么是模块化设计？
Verilog语法之`define、`undef
Verilog语法之条件编译指令`ifdef， `ifndef，`else， `elsif， `endif
2分能出线，6分却不能出线？世界杯小组赛的出线规则这次真被我整明白了