我有一个基本的问题。我为某些媒体应用程序制作了一些FPGA镜像，
现在，我想将我的结果与相同算法的ASIC实现的性能和面积进行比较。我听说这样的比较是没有意义的，因为它在某种程度上比较了苹果和橙子。但是我听说过门等效性度量标准，我不能出于比较原因使用它吗？
谢谢
最佳答案
正如已经指出的，门等效值只是一个粗略的估计，并不是确定ASIC中面积的所有精度。您可以采用多种方法来找出您的设计在ASIC中的性能(和成本)。您可能使用了HDL(VHDL或Verilog)来实现您的设计。如果您可以使用Synopsys的设计编译器(DC)之类的综合工具，则可以将其与提供的ASIC供应商库之一一起使用来确定区域。您还可以使用它来生成合成后的门级网表，您可以在仿真中使用该网表来确定性能。 DC还将为您提供有关关键路径时序等的信息，这些信息也可用于计算性能。
但是，DC是非常昂贵的产品，您可能使用了FPGA供应商提供的工具来综合您的HDL设计。您可以联系ASIC供应商，要求他们分析设计以确定尺寸和性能(他们可能会使用DC-您必须愿意将HDL交给他们)。他们可能倾向于这样做以赢得您的业务。但是，正如已经指出的那样，ASIC NRE非常昂贵，因此，除非您拥有大量产品，否则将您的设计转移到ASIC可能没有任何意义。
关于fpga - 比较FPGA与ASIC设计，我们在Stack Overflow上找到一个类似的问题：https://stackoverflow.com/questions/2281009/