我遇到了一个事实,即Arm V7 ISA支持某些加载和存储指令的未对齐内存访问,而A
中的SCTLR
位控制尝试尝试未对齐访问时是否引发对齐错误。我想知道可以使用哪种指令编写或读取SCTLR
。我发现MRS /MSR
仅作用于CPSR
最佳答案
MRC p15, 0,<Rd>, c1, c0, 0; Read SCTLR
MCR p15, 0,<Rd>, c1, c0, 0; Write SCTLR
补充说明:
我遇到了一个事实,即Arm V7 ISA支持某些加载和存储指令的未对齐内存访问,而A
中的SCTLR
位控制尝试尝试未对齐访问时是否引发对齐错误。我想知道可以使用哪种指令编写或读取SCTLR
。我发现MRS /MSR
仅作用于CPSR
最佳答案
MRC p15, 0,<Rd>, c1, c0, 0; Read SCTLR
MCR p15, 0,<Rd>, c1, c0, 0; Write SCTLR