我在凿子代码中得到以下异常。
[info] - should correctly write and read data *** FAILED ***
[info] chisel3.core.Binding$BindingException: 'this' (chisel3.core.UInt@d7): Not bound to synthesizable node, currently only Type description
[info] at chisel3.core.Binding$.checkSynthesizable(Binding.scala:184)
[info] at chisel3.core.Data.connect(Data.scala:139)
[info] at chisel3.core.Data.$colon$eq(Data.scala:204)
[info] at Common.OnChipMemory$$anonfun$1.apply(memory.scala:88)
[info] at Common.OnChipMemory$$anonfun$1.apply(memory.scala:60)
[info] at scala.collection.immutable.Range.foreach(Range.scala:166)
[info] at Common.OnChipMemory.<init>(memory.scala:60)
[info] at Common.memoryTester$$anonfun$3$$anonfun$apply$1$$anonfun$apply$mcV$sp$1.apply(memoryTest.scala:32)
[info] at Common.memoryTester$$anonfun$3$$anonfun$apply$1$$anonfun$apply$mcV$sp$1.apply(memoryTest.scala:32)
[info] at chisel3.core.Module$.do_apply(Module.scala:35)
从该堆栈跟踪和一些反复试验中,我可以发现该行,
read_data := chipMem(data_idx) //line 88
造成了问题。紧随其后的代码发布在下面。
val lsb_idx = log2Up(4) // index of lsb in address
val chipMem = Mem(Vec(4, UInt(width = 8)), num_lines) // memory
val data_idx = req_addr >> UInt(lsb_idx) //req_addr is a UInt
val read_data = Bits()
在那之后,我没有运气找到问题的原因。我尝试将read_data更改为UInt的Vec,并使用read()从内存中读取。
最佳答案
问题在于read_data
的声明。 Bits()
只是构造类型而不是实际的硬件值。您需要将read_data设置为实际的Wire
,而不只是将其设置为Bits
类型。另请注意,read_data
的类型必须与Mem的类型相同,因此应按以下方式声明read_data
:
val read_data = Wire(Vec(4, UInt(8.W))