编辑：为了避免将此问题作为参考请求而关闭（尽管我仍然希望参考！），为了具体起见，我将给出一些一般性的，非仅链接的问题。我会接受任何一个答案，但是越多越好。
A12是有序的还是无序的？
每个周期可以退出多少条指令？
它有多少个管道阶段？
它具有哪种缓存层次结构？
它在结构上是否与现代英特尔处理器相似，如果不同，主要区别是什么？
原始问题：关于当前主流的Intel核心设计（Pentium Pro及其所有后代）的工作方式，有很多公开可用的文档。英特尔自己的优化手册，以及由WikiChip和Agner Fog发布的描述。
任何有好奇心的人都可以了解流水线阶段是什么，核心的每个部分做什么等等。
我找不到与Apple Ax系列类似的东西。是否存在？
最佳答案
苹果公司是ARM体系结构的被许可方，他们已经开发了几代ARM64芯片。 here分析后的Cyclone LLVM调度器模型是其芯片上某些微体系结构细节的资源。这是LLVM的上游，也由Apple作为open source发布。我认为Cyclone模型涵盖了所有芯片。
其他资源是WikiChip和Wikipedia，它们汇总信息并引用来源。 Apple专利文件提供了其他信息。 Benchmarks和reviews可用，但不适用于Agner级别。
首先，维基百科说A12是OOO，但是Big Little芯片。 A12上的Big（Vortex）解码7宽，Little（Tempest）为3宽，分别具有13和5个执行端口。我找不到退休率。