我在QuartusII中有一个FPGA设计，还有一个具有一些备用容量的连续集成服务器。
现在，我想为我的FPGA设计构建一个测试套件，在该套件中，输入信号由专用组件生成，然后根据预期的行为检查输出信号。
有没有一种方法可以从批处理文件中非交互式地运行模拟，以便可以在日志文件中收集警告？
最佳答案
如果您使用的是ModelSim，则当然可以从命令行运行仿真。可从Altera here获得一些说明。您可能可以直接从Mentor Graphics获得更多说明。
关于testing - 使用Altera Quartus进行自动化测试，我们在Stack Overflow上找到一个类似的问题：https://stackoverflow.com/questions/20573444/