Verilog，我可以为始终块内的多个位分配一个位值吗

下面是代码:

always @ (C[n-1])
begin
   C[2*n-1:n]=C[n-1];
end

那可能吗？如果没有，我该怎么做？基本上它正在执行符号扩展。

最佳答案

在 Verilog 中复制一点的语法是 {COUNT{bits}} 。在你的情况下像 {n{C[n-1]}}

关于Verilog，我可以为始终块内的多个位分配一个位值吗，我们在Stack Overflow上找到一个类似的问题：https://stackoverflow.com/questions/9286671/