我经常使用 systemverilog。
我使用 UltraEdit 作为文本编辑器。我也使用 VIM。
有时我必须从其他地方复制代码并将其粘贴到我的代码中。
它可能没有正确缩进。再次正确缩进是一项艰巨的任务。

任何人都可以建议任何方法或工具来轻松做到这一点吗?

最佳答案

方法

  • 访问 EDA Playground
  • 将您的代码粘贴到编辑器窗口之一中
  • 选择所有带有 CTRL-A
  • 的文本
  • 使用 SHIFT-TAB
  • 重新缩进所有文本

    一些背景

    Code Mirror 有一个 Verilog 模式,它支持 SystemVerilog。 CodeMirror 是一个用 JavaScript 编写的浏览器内文本编辑器,用于许多网站,包括 EDA Playground

    您也可以在 example window here 中粘贴并重新缩进,或者您可以自己下载并在本地运行。

    关于indentation - 如何修复 Systemverilog 源代码中的缩进,我们在Stack Overflow上找到一个类似的问题:https://stackoverflow.com/questions/25547115/

    10-11 15:11
    查看更多