16c550芯片编写的优化

参考了 《Altera FPGA/CPLD 设计》高级篇， 关于状态机的推荐写法实现的功能是一样的但是编译使用的逻辑门如下图：

下图是我自己编的状态机需要的逻辑：

下图是使用推荐的有限状态机后，编译消耗的资源：

总结：推荐的有限状态机，分为2个always 块。 一个用于控制状态的转移，一个用于当前状态的操作。