一、实验目的与要求 学习Create-SOPC实验平台的使用方法；熟悉Quartus II 软件平台和使用 VHDL 语言设计电路的方法；掌握VHDL语言的基本语法和语句；把握VHDL程序设计组合逻辑电路的基本结构和设计特点。 二、实验原理 运用Quartus II 集成环境下的VHDL文本设计方法设计2选1多路选择器，进行波形仿真、引脚分配并下载到实验设备上进行逻辑功能测试。 三、实验内容和步骤 实验步骤和...

一、实验目的及要求 熟悉Quartus II 的 VHDL 文本设计简单时序电路的方法； 掌握时序电路的描述方法、波形仿真和测试，特别是时钟信号的特性。 二、实验原理 运用Quartus II 集成环境下的VHDL文本设计方法设计简单时序电路——D触发器，依据D触发器的工作特性，进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。 三、实验内容和步骤 实验步骤和方法参考实验一，引脚分配可参考下表。  ...

实验目的及要求 熟悉Quartus II 集成环境的图形输入方法；学会把设计项目成为可调用元件符号和调用元件的方法；掌握同一工程中多个文件的编译、仿真方法。 实验原理 本实验首先使用图形输入的方法由逻辑门电路设计一个半加器，然后使用。分别进行仿真、引脚分配并下载到电路板进行功能验证。   实验内容和步骤 创建个人实验文件夹(最好使用英文字母命名不要用中文名称)。运行Quartus II 软件，选择File ...

实验目的及要求 掌握时钟信号、进程和BUFFER端口的运用；了解计数器的设计、仿真和硬件测试，进一步熟悉VHDL语句、语法及应用等。 实验原理  运用Quartus II 集成环境下的VHDL文本设计方法设计4位加法计数器，进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。 实验内容和步骤 实验步骤和方法参考实验一，引脚分配可参考下表。 实验代码  ...